Tag ‘FPGA’
Start “i går” – test om tre måneder og release om fem måneder.
Udfordringen, som blev givet til os for nyligt, ligger ikke i hardwaren. Det er mere eller mindre standard moduler. Volumen for produktet er kun én enhed, da produktet skal fungere som teknologi demonstration. Ergo – hardware skal bygges med COTS moduler. Moduler er der oceaner af, så det er bare at vælge (lige med undtagelse af at sampling speed begrænser udvalget, FPGAen skal være en STOR Xilinx Virtex7 eller Altera StratixV og leveringstiderne stadigvæk kan være en pine). (mere…)
Tags: ADC, cots, FPGA, hardware, i/o, innovation, kommunikation, moduler
Posted in Case | No Comments »
Har du fået fingrene i et Achronix Speedster 22i FPGA monster (Intel inside)? 
Mit gæt er, at der nok ikke er mange af vores læsere, som har dette nye banebrydende device i hænderne eller set samples for den sags skyld. Her i Danmark er der en håndfuld virksomheder, som vil kunne have glæde af monsteret. Vi har i årevis hørt, hvorledes Achronix har modtaget massiv finansiering i “milliard klassen”. Ægteskabet med Intel har givet historien lidt mere seriøsitet. Ambitionerne har været skyhøje – á la verdensherredømme og nærmest ubegrænset forbedring i forhold til andre etablerede FPGA producenter i markedet. OG NU – er det ganske vist. Shipment af den første 22nm FPGA er i gang og det første device har ganske heftige data:
- > 6 mia transistorer
- ~ 1 mill LUTs
- ~ 2.600 balls
- 65 stk. 12,75G transceivere
Kan man overhovedet få den nu?
(mere…)
Tags: altera, FPGA, VHDL, Xilinx
Posted in Debat | No Comments »
Vi gentager og udvider hermed en opfordring til at deltage i ERFA grupper indenfor FPGA og Signal Integrity. Vi samler kandidater sammen.
For nogle måneder siden inviterede vi til et forum for åben sparring mellem FPGA kyndige. Formålet er, at vi på tværs i industrien skal have en mulighed for at hjælpe hinanden til øget viden og netværk. Vi har fået positivt feedback på ideen, og fra flere sider er der opbakning til, at vi samler trådende, da vi har fat i mange udviklere på tværs af industrien.
Vi følger derfor op på idéen med en ERFA gruppe for Signal Integrity.
Vi vil gerne have flere lokket ud af busken og opfordrer derfor til, at hvis du selv er erfaren FPGA eller SI-mand, eller kender en som er det, så skyd en email til os.
(mere…)
Tags: ERFA, erfagruppe, FPGA, signal-integritet
Posted in Debat | No Comments »
Vi har længe haft ideer til at stable en FPGA ERFA-gruppe på benene. Missionen er at FPGA folk fra industrien kan mødes på tværs og hjælpe sig selv og andre til at nå nye højder med FPGAerne… og ikke mindst styrke konkurrenceevnen. Det er mindre vigtigt, om du laver vindmøller, svejseapparater eller rumskibe – blot du har lyst til at dele med andre og tage imod fra andre.
(mere…)
Tags: FPGA, kodestil, simulering, VHDL
Posted in Debat | 2 Comments »
Det er vigtigere med timing!
Så simpelt kan det siges… Har du ikke “tid til” både at dokumentere dit FPGA design og lave en fornuftig timing analyse og constraining, så drop dokumentationen. Timing analysen er vigtigere – meget vigtigere.
(mere…)
Tags: FPGA, simulering, timing
Posted in Debat | No Comments »
Vi prøver noget nyt med 3 faste priser på timing analyse til FPGA baserede designs:
- Simpelt design – DKK 15.000
- Standard design – DKK 45.000
- Komplekst design – DKK 145.000
(mere…)
Tags: FPGA, timing
Posted in Nyheder | No Comments »
Denne gang er det en opgave som er nem at beskrive. Som med mange af vores brainere er det også en type løsning som er oplagt og nem når man kender svaret.
(mere…)
Tags: FPGA, timing, Xilinx
Posted in Brainer | 12 Comments »
To achieve a good quality of a FPGA design – you need a good architecture, good RTL, pin-out files, and a flow and tool than can handle synthesis, place and route, bit file generation etc. One part of the design that in many cases is considered less important is timing constraining and timing analysis.
(mere…)
Tags: altera, constraints, FPGA, timing
Posted in Teknologi | No Comments »
Den ny brainer stammer fra noget kode til simulering, som bare ikke opfører sig fornuftigt. Det vil sige det gør jo præcis som det står skrevet, men kan du spotte hvor der mangler noget så det kommer til at virke som tiltænkt? (mere…)
Tags: FPGA, simulering, VHDL
Posted in Brainer | 5 Comments »
