Denne gang er det en opgave som er nem at beskrive. Som med mange af vores brainere er det også en type løsning som er oplagt og nem når man kender svaret.
Kategori: ‘Brainer’
Brainer: Find fejlen i kredsløbet
Opgaven er egentlig ret enkel at beskrive. Du ser et udsnit af et kredsløb i diagramform – og spørgsmålet er hvor problemet er – for et oplagt problem det er der.
Brainer: Konstruer en reference
Du skal selvfølgelig også have noget at tænke over… Og det her er nok en lidt mere en praktisk udfordring end vi plejer.
Brainer løsning: VHDL find-en-fejl
Den sidste brainer “VHDL find-en-fejl” var nok lidt lusket, da der i sagens natur er mange mulige svar på spørgsmålet: “hvorfor gør det her fuldstændig som det skal, men slet ikke som udvikleren havde forventet?” (mere…)
Brainer: VHDL find-en-fejl
Den ny brainer stammer fra noget kode til simulering, som bare ikke opfører sig fornuftigt. Det vil sige det gør jo præcis som det står skrevet, men kan du spotte hvor der mangler noget så det kommer til at virke som tiltænkt? (mere…)
Brainer løsning: Laver Active-HDL fejl?
I sidste brainer så vi på et problem hvor Active-HDL ikke ville som vi ville. Lad os slå fast med det samme at Active-HDL har fuldstændig ret og fejlen er vores. (mere…)
Brainer: Laver Active-HDL fejl?
Braineren fra sidst, hvor vi havde et lumsk spørgsmål fra et C++ projekt, var måske ikke så svær igen… og dog… Jørgen Abrahamsen er helt klart på rette spor, men hæderen går til Peter Stuge for hans grundige svar.
Brainer: Mere software
Den sidste brainer vi havde med med .NET var nok for svær… Erik Haggström får kradset lidt i lakken, men det er det tætteste i kære læsere kom på et svar.
Brainer løsning: WinCE .NET compact framework er svært
Vores sidste brainer med .NET var for svær. Okay – det tog også lidt tid her at finde svaret, men det er der. Og mange andre vigtige ting, hvis man vil bruge .NET compact framework til systemer, som skal have en eller anden form for performance
Brainer: nu med .NET
Den sidste brainer vi havde med med Verilog, blev løst rimelig hurtigt, selv om Morten Piil er mere til C og C++ end til Verilog. Godt gået!