Tag ‘ADC’
Så er det er ganske vist, at vores space darling nu har fundet sammen med Månen. Opsendelsen af LADEE satellitten fandt sted i starten af september, og siden har LADEE været i kredsløb omkring Månen. Den 17. april, fandt den efter planen hvile på månen efter endt mission.
Vi har i løbet det sidste år leveret kommunikationsudstyr til et jord-til-satellit laserkommunikationsprojekt, kaldet LOCL eller LLCD. Det overordnede teknologimål har været at kommunikere ca. 400.000 km med laser fra Jorden til satellitten med ”megabit pr. sekund” hastigheder – og langt hurtigere end med traditionel RF kommunikation. Vi kan med stolthed henvise til ESAs hjemmeside, hvor missions succes beskrives kort.
Projektet er et samarbejde mellem ESA og NASA, og siden september sidste år har vores udstyr været installeret på ESA’s jordstation på Tenerife. Udstyret har givet ESA mulighed for at transmittere til Månen hhv. måle afstand.
Teknisk består systemet af kompleks FPGA teknologi, hurtig sampling (GSPS) og software afviklet på Linux host
(mere…)
Tags: ADC, digitalelektronik, ESA, FPGA, hardware, space
Posted in Debat, Nyheder, Presse, Teknologi | No Comments »
Når man skal sample noget, hvad enten det er et digitalt eller analogt signal, har man brug for en stabil clock. Da mange systemer reagerer på flanken og stige/falde tider typisk er nogenlunde konstante, fokuserer man især på ”vandret støj”, dvs. i tidsaksen. 
Der er mange definitioner og målemetoder, og der er, specielt i telecom verdenen, en masse metoder for at håndtere dette. Disse kan være nok så indviklede; men i det mindste er de relevante data og metoder ofte tilgængelige. Denne artikel skal derfor mere handle om, hvad man gør, når man bliver mødt med et, ofte meget upræcist, krav til sin clock. (mere…)
Tags: ADC, analog, digitalelektronik, FPGA, hardware, signal-integritet, timing
Posted in Debat, Nyheder, Teknologi | No Comments »
Start “i går” – test om tre måneder og release om fem måneder.
Udfordringen, som blev givet til os for nyligt, ligger ikke i hardwaren. Det er mere eller mindre standard moduler. Volumen for produktet er kun én enhed, da produktet skal fungere som teknologi demonstration. Ergo – hardware skal bygges med COTS moduler. Moduler er der oceaner af, så det er bare at vælge (lige med undtagelse af at sampling speed begrænser udvalget, FPGAen skal være en STOR Xilinx Virtex7 eller Altera StratixV og leveringstiderne stadigvæk kan være en pine). (mere…)
Tags: ADC, cots, FPGA, hardware, i/o, innovation, kommunikation, moduler
Posted in Case | No Comments »
Det lyder som en malplaceret og nørdet bemærkning, 
som kunne falde til et træf blandt ingeniører og forskere i Einsteins teorier…. og det er det egentlig også, så her er et billede af en del af rumskydelæren, som vi har skabt til anvendelse i forskningen.
Specifikationerne er:
- Performance krav: 1pm/sqrt(Hz) indenfor 0,1mHz-1Hz
- Intern kommunikation : To gode håndfulde links af op til 3.2Gbps
- Input/out : Mange kanaler 80MSPS (platform understøtter 125MSPS)
- FPGA: 8 stk, ca. 700K logic cells
- … plus lidt ARM, DDRx, flash, Ethernet, USB til det løse
- Beregningskompleksitet: Ja – lidt hemmelig indtil det kommer ud i papers
- Flippet clock/frekvensdistribution: I særdeleshed
- Fasestabilitet: God til absurd, afhænger af brugeren
(mere…)
Tags: ADC, digital, ESA, hardware, LISA, space, supercomputing, Xilinx
Posted in Case | No Comments »
Der har været talt, skrevet og udviklet på Software Defined Radio (SDR) i flere år. Det er en rigtig cool teknologi, med mange mange muligheder. Traditionelt har udviklingssystemer til den slags været enten rigtig dyre eller lidt svage på performancesiden.
(mere…)
Tags: ADC, DSP, SDR, Sundance
Posted in Nyheder | No Comments »
Her kommer vanen tro en lille udfordring med lidt hovedbrud til FPGA folket. Den stammer fra et projekt, hvor det nok er nemmest at forestille sig et “hovedkort” med en FPGA på, som kan kobles sammen med to forskellige “indstikskort” med A/D convertere på. Det første indstikskort går fint nok – der skal samles serielle data op på rising edge: (mere…)
Tags: ADC, FPGA, VHDL
Posted in Brainer | No Comments »
