Tag ‘altera’

SoC’er eller ej

tors jun 25, 2015

Processorer sidder i snart sagt alt.  Men hvordan skal kagen skæres?  Skal CPU’en ind i en FPGA, skal der være en DSP, alt på en chip eller uafhængige systemer.  Den seneste udvikling for SoC FPGA’er prøver at skubbe til balancen.

I sin grundsubstans er der ikke så meget nyt indenfor SoC devices fra FPGA leverandørerne. I årevis er der bygget systemer med CPU funktionalitet trukket ind i FPGAerne, og teknologien har været moden længe. Vi har utallige gange været igennem  systemovervejelser, hvor netop fordele og ulemper med diskret processorsystem er blevet sammenlignet med processorsystemer indlejret i FPGA. Vi har ofte været stillet opgaven med at evaluere de forskellige løsninger mht. omkostninger, ydelse og fleksibilitet. (mere…)

Ulven kommer eller er det kejserens nye klæder – Achronix

fre mar 15, 2013

Har du fået fingrene i et Achronix Speedster 22i FPGA monster (Intel inside)? Mit gæt er, at der nok ikke er mange af vores læsere, som har dette nye banebrydende device i hænderne eller set samples for den sags skyld. Her i Danmark er der en håndfuld virksomheder, som vil kunne have glæde af monsteret. Vi har i årevis hørt, hvorledes Achronix har modtaget massiv finansiering i “milliard klassen”. Ægteskabet med Intel har givet historien lidt mere seriøsitet. Ambitionerne har været skyhøje – á la verdensherredømme og nærmest ubegrænset forbedring i forhold til andre etablerede FPGA producenter i markedet. OG NU – er det ganske vist. Shipment af den første 22nm FPGA er i gang og det første device har ganske heftige data:

  • > 6 mia transistorer
  • ~ 1 mill LUTs
  • ~ 2.600 balls
  • 65 stk. 12,75G transceivere

Kan man overhovedet få den nu?
(mere…)

Quick FPGA Timing Analysis Check

tors jul 14, 2011

To achieve a good quality of a FPGA design – you need a good architecture, good RTL, pin-out files, and a flow and tool than can handle synthesis, place and route, bit file generation etc. One part of the design that in many cases is considered less important is timing constraining and timing analysis.

(mere…)